


(別紙) 音声コーデック不具合の技術的補足

LR 反転不具合発生の原因について

LR 反転を引き起こしている箇所は、コーデックのデコード用に使用している DSP デバイスであると確認できました。下記の Equinox ブロックダイアグラム (図 1) の中の赤枠部分が不具合を起こす DSP となります。



Equinox ブロックダイアグラム (図 1)

この DSP デバイスは Analog Devices 社製のマイクロチップで、今回の不具合に対するレポートと対策方法が公開されております。

不具合の対策

① デバイスメーカーからの対策方法


Analog Devices 社が公開している対策方法を DSP のプログラムに組み込みました。

具体的な対策は「ビット・クロックのスルーレートを大きくする。クロックの立ち上がり立ち下がり時間を短くして、ノイズに対する感度を小さくする」という内容です。

② Lch/Rch フラグを付加する対策方法

①の根本的対策に加えて万全を期すため、Lch/Rch を検出するチャンネルフラグビットを PCM データに付加するという対策を講じました。


フラグについては Lch/Rch フラグ (図 2) で説明されております。



Lch/Rch フラグ (図 2)

DSP デバイスで圧縮データをデコードする際に Lch と Rch を識別するためのフラグビットを付加します。DSP デバイスの後段にある FPGA は、Lch と Rch が正しくルーティングできているかのチェック・修正機能が付加されました。

DSP→FPGA 間の PCM データは内部処理のため 32bit のクロック中の 24bit のみを音声データとして伝送が行われているので、「1111」「0000」といったチャンネルフラグを付加することが可能です。



コーデック内部 PCM 使用箇所 (図 3)

この機能を付加することによるデータレートは下記ようになります。

クロック周波数(最大性能)	3.072MHz
音声データ(フラグ無し/24bit)	2.048MHz (最大性能の 66.7%)
音声データ(フラグ有り/28bit)	2.560MHz (最大性能の 83.3%)

上記のようにフラグビットを付加しても、DSP は十分余裕のあるスペックとなっております。

接点誤動作の原因について

エンコーダー側に入力された接点ステータスがデコーダー側で正しく出力されない問題について、通常は AutoSync Error が大量に発生した際に行われるプロセッサ内部のリセット動作が接点ステータスの領域に対して誤って行われていた事により、引き起こされておりました。

この誤動作により現状の接点ステータスを正しく保持できず、また誤った情報が伝送されてこの不具合が発生しておりました。

この点についてプログラム修正が行われ、対策版ファームウェアがインストールされたユニットでは接点情報が正しく伝送されることが確認できております。

以上